RV-CAP: Umożliwianie dynamicznej częściowej rekonfiguracji dla układów scalonych RISC-V opartych na architekturze FPGA

Częściowa rekonfiguracja pozostaje podstawową techniką budowy adaptacyjnych układów SoC (system-on-chip) dla nowoczesnych architektur FPGA. Obecne wsparcie dla zarządzania rekonfiguracją jest ukierunkowane na kilka adaptacyjnych architektur SoC. Dlatego też przyjęcie nowej architektury zestawu instrukcji, takiej jak RISC-V, do zarządzania procesem rekonfiguracji wymaga opracowania odpowiedniego zarządzania rekonfiguracją wraz z niezbędnymi modułami sprzętowymi i programowymi. W tej pracy przedstawiamy rozwiązanie umożliwiające częściową rekonfigurację dla układów SoC RISC-V opartych na FPGA. Opracowany kontroler RV-CAP składa się z modułów sprzętowych i zestawu ulepszonych sterowników programowych, aby ułatwić proces rekonfiguracji z procesora RISC-V. Nasz dynamiczny kontroler częściowej rekonfiguracji osiąga wysoką przepustowość rekonfiguracji wynoszącą 398,1 MB/s przy niskim narzucie wykorzystania zasobów. Proponowane zarządzanie rekonfiguracją zostało wdrożone i ocenione przy użyciu układu FPGA Xilinx Kintex-7, który można przenosić na dowolne inne układy FPGA firmy Xilinx obsługujące częściową rekonfigurację.